🔬 IBM presentó NanoStack, una arquitectura de chip que permite desarrollar transistores de 0,7 nanómetros, los primeros por debajo de 1 nm según el artículo. La compañía afirma que puede reunir casi 100 000 millones en un área del tamaño de una uña, con 50 % más rendimiento y 70 % menos energía que 2 nm.
Los transistores se miden aquí en ángstroms: 7 ángstroms equivalen a 0,7 nanómetros y se comparan con el ancho de una molécula de glucosa. Un diseño típico de 2 nm alcanza unos 50 000 millones de transistores en un área similar; NanoStack casi duplica esa cifra.
La técnica, llamada «nanostacking», apila las nanosheets usadas en chips de 2 nm. Huiming Bu, vicepresidente de I+D global de semiconductores de IBM, dijo que el diseño también escalona los transistores para contactar por separado la parte frontal y trasera de cada uno, tanto para señal como para energía.
El trabajo fue descrito en el Symposium on VLSI Technology and Circuits de 2025 y en IEEE Xplore. IBM también reportó una mejora del 40 % en el escalado de memoria SRAM frente a 2 nm, una pieza usada cerca de los núcleos de procesado en CPU, redes, sensores e IA.
✅ Si las cifras llegan a chips reales, NanoStack podría dar más potencia con menos consumo en IA, supercomputadoras y sistemas clásicos ligados a la computación cuántica. El límite: muchas cifras son metas o datos comunicados por IBM; falta ver su rendimiento en producción masiva. La empresa prevé reemplazar 2 nm en cinco años y una adopción más amplia en torno a una década.
