🔬 Un equipo liderado por Qing Cao, de la Universidad de Illinois Urbana-Champaign, fabricó un chip de silicio con tres capas de circuitos apilados sin perder rendimiento por calor. El trabajo, publicado en Nature el 27 de mayo, apunta a meter más cómputo en menos superficie para cargas de IA.
La idea central es construir hacia arriba. En los chips 2D, los circuitos se extienden sobre una sola superficie. En los chips 3D, las capas reducen la distancia que recorren los datos y bajan la energía que exige transmitirlos. Cao compara el problema con una ciudad densa: cuando falta espacio, queda crecer en altura.
El obstáculo era el calor. Fabricar silicio de alta calidad puede exigir hasta 1 000 °C, pero el cableado metálico de una primera capa empieza a degradarse si las capas nuevas superan un «presupuesto térmico» de 400 °C. El equipo usó nanomembranas de silicio ultrafinas, de 10 nanómetros o menos, y las transfirió con un laminador de rodillo sobre la capa inferior. El enlace fuerte necesitó solo 200 °C.
El prototipo final tuvo tres capas, cada una con 625 transistores. Está muy lejos de los miles de millones de transistores de chips comerciales, pero dejó pasar una corriente eléctrica al menos tres o cuatro veces mayor que la de chips monolíticos hechos con materiales alternativos.
✅ El trabajo sugiere una ruta para seguir aumentando la potencia de los microprocesadores sin depender solo de hacer transistores más pequeños. El límite es claro: el chip aún es de laboratorio, con pocos transistores frente al mercado actual. Falta ver si esta arquitectura puede saltar a usos comerciales y cuántas capas más admite.
